65C832
From Atariki
(Różnice między wersjami)
| Wersja z dnia 22:15, 13 maj 2006 KMK (Dyskusja | wkład) ← Previous diff |
Aktualna wersja KMK (Dyskusja | wkład) (→Terbium) |
||
| Linia 1: | Linia 1: | ||
| - | Mityczny, 32-bitowy następca procesora [[65C816]]. Przy wciąż ośmiobitowej (!) szynie danych miał mieć 32-bitowe rejestry - licząc w tym także wskaźnik stosu i rejestr D - oraz zintegrowany koprocesor artymetyczny. Procesor miał być przy tym zgodny co do wyprowadzeń z istniejącym [[65C816]] - czyli mimo wewnętrznej organizacji 32-bitowej i 32-bitowych rejestrów adresowych miał być wciąż ograniczony do 16 MB pamięci. | + | Mityczny, 32-bitowy następca [[procesor]]a [[65C816]]. Przy wciąż ośmiobitowej (!) szynie danych miał mieć 32-bitowe rejestry - licząc w tym także wskaźnik stosu i rejestr D - oraz zintegrowany koprocesor artymetyczny. Procesor miał być przy tym zgodny co do wyprowadzeń z istniejącym [[65C816]] - czyli mimo wewnętrznej organizacji 32-bitowej i 32-bitowych rejestrów adresowych miał być wciąż ograniczony do 16 MB pamięci. |
| Nie wydaje się, by 65C832 kiedykolwiek osiągnął stadium nawet prototypu. Mimo tego, co twierdzą niektóre źródła, zob. [http://apple2history.org/museum/articles/microreport/microreport.html]. | Nie wydaje się, by 65C832 kiedykolwiek osiągnął stadium nawet prototypu. Mimo tego, co twierdzą niektóre źródła, zob. [http://apple2history.org/museum/articles/microreport/microreport.html]. | ||
| - | == 65T32 == | + | == Terbium == |
| - | W rzeczywistości następca [[65C816]] ma się nazywać '''65T32 Terbium''' i być procesorem z 16-bitową szyną danych, 32-bitową szyną adresową oraz 32-bitową organizacją wewnętrzną; patrz [http://www.wdesignc.com/wdc/microprocessors.cfm informacja na stronie producenta]. Według niektórych informacji procesor ma się znaleźć w sprzedaży w ciągu roku 2006. | + | W rzeczywistości następca [[65C816]] ma być procesorem z 16-bitową szyną danych, 32-bitową szyną adresową oraz 32-bitową organizacją wewnętrzną. Data jego ukazania się, określana wcześniej na 2006 rok, nie jest obecnie oficjalnie podana. Nie jest też jasne, jak się będzie nazywał, do tej pory pojawiały się nazwy takie jak '''65T32''' oraz '''Terbium32''', nic z tego jednak nie ma potwierdzenia w obecnie dostępnych materiałach firmy. |
| == Fałszywy manual? == | == Fałszywy manual? == | ||
| Linia 12: | Linia 12: | ||
| * dokumentacja wymienia nowy rozkaz XFE, chociaż już w tabeli opcodów [[65C816]] brak jest na cokolwiek miejsca; | * dokumentacja wymienia nowy rozkaz XFE, chociaż już w tabeli opcodów [[65C816]] brak jest na cokolwiek miejsca; | ||
| - | * rozkazu XFE brak jest też w ogólnym zestawieniu rozkazów, które ma postać tabeli identycznej do tej, która widnieje w manualu od [[65C816]]; widnieje na niej za to zarezerwowany w [[65C816]] rozkaz WDM; wg innych źrodeł kod ten miał być użyty w przyszłości nie jako oddzielny rozkaz, ale jako prefiks do zdublowania tabeli rozkazów | + | * rozkazu XFE brak jest też w ogólnym zestawieniu rozkazów, które ma postać tabeli identycznej do tej, jaka widnieje w manualu od [[65C816]]; jest na niej za to zarezerwowany w [[65C816]] rozkaz WDM; wg innych źrodeł kod ten miał być użyty w przyszłości nie jako oddzielny rozkaz, ale jako prefiks do zdublowania tabeli rozkazów |
| * dokument wzmiankuje podział przestrzeni adresowej na 16 MB pamięci programu oraz 4 GB pamięci danych, mimo że - zgodnie z powyżej opisanymi założeniami - procesor miał mieć w ogóle tylko 24-bitową szynę adresową (!) | * dokument wzmiankuje podział przestrzeni adresowej na 16 MB pamięci programu oraz 4 GB pamięci danych, mimo że - zgodnie z powyżej opisanymi założeniami - procesor miał mieć w ogóle tylko 24-bitową szynę adresową (!) | ||
| * brak jest kompletnie wzmianki o koprocesorze artymetycznym oraz rozkazach całkowitoliczbowego dzielenia i mnożenia, które wg innych źrodeł nowy procesor miał mieć | * brak jest kompletnie wzmianki o koprocesorze artymetycznym oraz rozkazach całkowitoliczbowego dzielenia i mnożenia, które wg innych źrodeł nowy procesor miał mieć | ||
Aktualna wersja
Mityczny, 32-bitowy następca procesora 65C816. Przy wciąż ośmiobitowej (!) szynie danych miał mieć 32-bitowe rejestry - licząc w tym także wskaźnik stosu i rejestr D - oraz zintegrowany koprocesor artymetyczny. Procesor miał być przy tym zgodny co do wyprowadzeń z istniejącym 65C816 - czyli mimo wewnętrznej organizacji 32-bitowej i 32-bitowych rejestrów adresowych miał być wciąż ograniczony do 16 MB pamięci.
Nie wydaje się, by 65C832 kiedykolwiek osiągnął stadium nawet prototypu. Mimo tego, co twierdzą niektóre źródła, zob. [1].
[Edytuj]
Terbium
W rzeczywistości następca 65C816 ma być procesorem z 16-bitową szyną danych, 32-bitową szyną adresową oraz 32-bitową organizacją wewnętrzną. Data jego ukazania się, określana wcześniej na 2006 rok, nie jest obecnie oficjalnie podana. Nie jest też jasne, jak się będzie nazywał, do tej pory pojawiały się nazwy takie jak 65T32 oraz Terbium32, nic z tego jednak nie ma potwierdzenia w obecnie dostępnych materiałach firmy.
[Edytuj]
Fałszywy manual?
W sieci można znaleźć materiały, które mają być zeskanowanymi stronami dokumentacji, jaką producent przygotował dla 65C832. Jednak wnikliwa lektura nasuwa wątpliwości co do autentyczności tego dokumentu:
- dokumentacja wymienia nowy rozkaz XFE, chociaż już w tabeli opcodów 65C816 brak jest na cokolwiek miejsca;
- rozkazu XFE brak jest też w ogólnym zestawieniu rozkazów, które ma postać tabeli identycznej do tej, jaka widnieje w manualu od 65C816; jest na niej za to zarezerwowany w 65C816 rozkaz WDM; wg innych źrodeł kod ten miał być użyty w przyszłości nie jako oddzielny rozkaz, ale jako prefiks do zdublowania tabeli rozkazów
- dokument wzmiankuje podział przestrzeni adresowej na 16 MB pamięci programu oraz 4 GB pamięci danych, mimo że - zgodnie z powyżej opisanymi założeniami - procesor miał mieć w ogóle tylko 24-bitową szynę adresową (!)
- brak jest kompletnie wzmianki o koprocesorze artymetycznym oraz rozkazach całkowitoliczbowego dzielenia i mnożenia, które wg innych źrodeł nowy procesor miał mieć
[Edytuj]
