65C832
From Atariki
(Różnice między wersjami)
| Wersja z dnia 03:29, 3 lis 2005 KMK (Dyskusja | wkład) ← Previous diff |
Wersja z dnia 03:39, 3 lis 2005 KMK (Dyskusja | wkład) Next diff → |
||
| Linia 1: | Linia 1: | ||
| - | Mityczny, 32-bitowy następca procesora [[65C816]]. Przy wciąż ośmiobitowej (!) szynie danych miał mieć 32-bitowe rejestry oraz zintegrowany koprocesor artymetyczny. Nie wydaje się, by kiedykolwiek osiągnął stadium prototypu. | + | Mityczny, 32-bitowy następca procesora [[65C816]]. Przy wciąż ośmiobitowej (!) szynie danych miał mieć 32-bitowe rejestry - licząc w tym także wskaźnik stosu i rejestr D - oraz zintegrowany koprocesor artymetyczny. Procesor miał być przy tym zgodny co do wyprowadzeń z istniejącym [[65C816]] - czyli mimo wewnętrznej organizacji 32-bitowej i 32-bitowych rejestrów adresowych miał być wciąż ograniczony do 16 MB pamięci. |
| + | |||
| + | Nie wydaje się, by 65C832 kiedykolwiek osiągnął stadium nawet prototypu. | ||
| W sieci można znaleźć materiały, które mają być zeskanowanymi stronami dokumentacji, jaką producent przygotował dla 65C832. Jednak wnikliwa lektura nasuwa wątpliwości co do autentyczności tego dokumentu: | W sieci można znaleźć materiały, które mają być zeskanowanymi stronami dokumentacji, jaką producent przygotował dla 65C832. Jednak wnikliwa lektura nasuwa wątpliwości co do autentyczności tego dokumentu: | ||
| Linia 5: | Linia 7: | ||
| * dokumentacja wymienia nowe rozkazy, chociaż już w tabeli opcodów [[65C816]] brak jest na cokolwiek miejsca | * dokumentacja wymienia nowe rozkazy, chociaż już w tabeli opcodów [[65C816]] brak jest na cokolwiek miejsca | ||
| * tych nowych rozkazów brak jest też w ogólnym zestawieniu rozkazów, które ma postać tabeli identycznej do tej, która widnieje w manualu od [[65C816]] | * tych nowych rozkazów brak jest też w ogólnym zestawieniu rozkazów, które ma postać tabeli identycznej do tej, która widnieje w manualu od [[65C816]] | ||
| - | * procesor ma mieć 32-bitowe rejestry A, X i Y, ale na diagramie wyprowadzeń szyna adresowa jest 16-bitowa multipleksowana do 24 bitów (identycznie jak w [[65C816]]) | ||
| * brak jest kompletnie wzmianki o koprocesorze artymetycznym oraz rozkazach całkowitoliczbowego dzielenia i mnożenia, które wg innych źrodeł nowy procesor miał mieć (zob. [http://www.apple2.org.za/mirrors/apple2.caltech.edu/miscinfo/65xxx.chronology]). | * brak jest kompletnie wzmianki o koprocesorze artymetycznym oraz rozkazach całkowitoliczbowego dzielenia i mnożenia, które wg innych źrodeł nowy procesor miał mieć (zob. [http://www.apple2.org.za/mirrors/apple2.caltech.edu/miscinfo/65xxx.chronology]). | ||
| [[Kategoria:Atari 8-bit]] | [[Kategoria:Atari 8-bit]] | ||
Wersja z dnia 03:39, 3 lis 2005
Mityczny, 32-bitowy następca procesora 65C816. Przy wciąż ośmiobitowej (!) szynie danych miał mieć 32-bitowe rejestry - licząc w tym także wskaźnik stosu i rejestr D - oraz zintegrowany koprocesor artymetyczny. Procesor miał być przy tym zgodny co do wyprowadzeń z istniejącym 65C816 - czyli mimo wewnętrznej organizacji 32-bitowej i 32-bitowych rejestrów adresowych miał być wciąż ograniczony do 16 MB pamięci.
Nie wydaje się, by 65C832 kiedykolwiek osiągnął stadium nawet prototypu.
W sieci można znaleźć materiały, które mają być zeskanowanymi stronami dokumentacji, jaką producent przygotował dla 65C832. Jednak wnikliwa lektura nasuwa wątpliwości co do autentyczności tego dokumentu:
- dokumentacja wymienia nowe rozkazy, chociaż już w tabeli opcodów 65C816 brak jest na cokolwiek miejsca
- tych nowych rozkazów brak jest też w ogólnym zestawieniu rozkazów, które ma postać tabeli identycznej do tej, która widnieje w manualu od 65C816
- brak jest kompletnie wzmianki o koprocesorze artymetycznym oraz rozkazach całkowitoliczbowego dzielenia i mnożenia, które wg innych źrodeł nowy procesor miał mieć (zob. [1]).
