65C832
From Atariki
(Różnice między wersjami)
| Wersja z dnia 03:16, 3 lis 2005 KMK (Dyskusja | wkład) ← Previous diff |
Wersja z dnia 03:24, 3 lis 2005 KMK (Dyskusja | wkład) Next diff → |
||
| Linia 7: | Linia 7: | ||
| * procesor ma mieć 32-bitowe rejestry adresowe X i Y, ale na diagramie wyprowadzeń szyna adresowa jest 16-bitowa multipleksowana do 24 bitów (identycznie jak w [[65C816]]) | * procesor ma mieć 32-bitowe rejestry adresowe X i Y, ale na diagramie wyprowadzeń szyna adresowa jest 16-bitowa multipleksowana do 24 bitów (identycznie jak w [[65C816]]) | ||
| * brak jest kompletnie wzmianki o koprocesorze artymetycznym | * brak jest kompletnie wzmianki o koprocesorze artymetycznym | ||
| + | |||
| + | Nasuwać się może wniosek, że jest to fałszywka i to przygotowana przez niezbyt zręcznego fałszerza. | ||
| [[Kategoria:Atari 8-bit]] | [[Kategoria:Atari 8-bit]] | ||
Wersja z dnia 03:24, 3 lis 2005
Mityczny, 32-bitowy następca procesora 65C816. Według różnych informacji miał pozwalać na zaadresowanie do 4 GB pamięci danych oraz do 16 MB pamięci programu, miał też być wyposażony w zintegrowany koprocesor arytmetyczny. Nie wydaje się, by kiedykolwiek osiągnął stadium prototypu.
W sieci można znaleźć materiały, które mają być zeskanowanymi stronami dokumentacji, jaką producent przygotował dla 65C832. Jednak wnikliwa lektura nasuwa wątpliwości co do autentyczności tego dokumentu:
- dokumentacja wymienia nowe rozkazy, chociaż już w tabeli opcodów 65C816 brak jest na cokolwiek miejsca
- tych nowych rozkazów brak jest też w ogólnym zestawieniu rozkazów, które ma postać tabeli identycznej do tej, która widnieje w manualu od 65C816
- procesor ma mieć 32-bitowe rejestry adresowe X i Y, ale na diagramie wyprowadzeń szyna adresowa jest 16-bitowa multipleksowana do 24 bitów (identycznie jak w 65C816)
- brak jest kompletnie wzmianki o koprocesorze artymetycznym
Nasuwać się może wniosek, że jest to fałszywka i to przygotowana przez niezbyt zręcznego fałszerza.
