Rejestry ANTIC-a - Historia wersji

Mono: /* Lista rejestrów */ 800 FPGA mnożniki zegara

2026-07-05T21:25:43Z

Lista rejestrów: 800 FPGA mnożniki zegara

← poprzednia wersja		Wersja z 5 lip 2026, 22:25
Linia 10:		Linia 10:
	<p>Znaczenie bitów:</p>		<p>Znaczenie bitów:</p>
	* bit 7: niewykorzystany		* bit 7: niewykorzystany
	* bit 6: niewykorzystany		* bit 6: niewykorzystany, 800 FPGA: mnożnik zegara i DMA pola gry
	* bit 5: DMA dla [[ANTIC Display List\|Display List]] (1 = włączone)		* bit 5: DMA dla [[ANTIC Display List\|Display List]] (1 = włączone), 800 FPGA: mnożnik zegara i DMA pola gry
	* bit 4: rozdzielczość [[Player/Missile Graphics\|graczy i pocisków]] (0 = dwuliniowa, 1 = jednoliniowa)		* bit 4: rozdzielczość [[Player/Missile Graphics\|graczy i pocisków]] (0 = dwuliniowa, 1 = jednoliniowa)
	* bit 3: DMA dla graczy (1 = włączone)		* bit 3: DMA dla graczy (1 = włączone)
Linia 26:		Linia 26:
	<p>Normalnie ustawianą tu przez system operacyjny wartością jest $22 (34).</p>		<p>Normalnie ustawianą tu przez system operacyjny wartością jest $22 (34).</p>
	<p>Wyłączenie obrazu i DMA powoduje, że ANTIC przestaje pobierać dane z pamięci i tym samym zabierać procesorowi dostęp do magistrali danych i adresowej. Powoduje to wzrost szybkości obliczeń wykonywanych przez CPU nawet o 30%.</p>		<p>Wyłączenie obrazu i DMA powoduje, że ANTIC przestaje pobierać dane z pamięci i tym samym zabierać procesorowi dostęp do magistrali danych i adresowej. Powoduje to wzrost szybkości obliczeń wykonywanych przez CPU nawet o 30%.</p>
	<p>[https://forums.atariage.com/topic/349005-2x-and-4x-colour-clock-modes-on-the-800-fpga-core Dodatkowe bity w rdzeniu 800 FPGA]</p>		<p>[https://forums.atariage.com/topic/349005-2x-and-4x-colour-clock-modes-on-the-800-fpga-core Dodatkowe bity w rdzeniu 800 FPGA]:</p>
			<table border = 1 cellpadding = 5>
			<tr><td><b>Bit 6</b></td><td><b>Bit 5</b></td><td><b>Znaczenie</b></td></tr>
			<tr><td>0</td><td>0</td><td>DMA pola gry wyłączone.</td></tr>
			<tr><td>0</td><td>1</td><td>DMA pola gry włączone (oryginalny zegar x1).</td></tr>
			<tr><td>1</td><td>0</td><td>DMA pola gry włączone (oryginalny zegar x2).</td></tr>
			<tr><td>1</td><td>1</td><td>DMA pola gry włączone (oryginalny zegar x4).</td></tr>
			</table>
	</td></tr>		</td></tr>

Mono: /* Lista rejestrów */ 800 FPGA

2026-06-25T14:08:28Z

Lista rejestrów: 800 FPGA

← poprzednia wersja		Wersja z 25 cze 2026, 15:08
Linia 25:		Linia 25:
	</table>		</table>
	<p>Normalnie ustawianą tu przez system operacyjny wartością jest $22 (34).</p>		<p>Normalnie ustawianą tu przez system operacyjny wartością jest $22 (34).</p>
	<p>Wyłączenie obrazu i DMA powoduje, że ANTIC przestaje pobierać dane z pamięci i tym samym zabierać procesorowi dostęp do magistrali danych i adresowej. Powoduje to wzrost szybkości obliczeń wykonywanych przez CPU nawet o 30%.</p>		<p>Wyłączenie obrazu i DMA powoduje, że ANTIC przestaje pobierać dane z pamięci i tym samym zabierać procesorowi dostęp do magistrali danych i adresowej. Powoduje to wzrost szybkości obliczeń wykonywanych przez CPU nawet o 30%.</p>
			<p>[https://forums.atariage.com/topic/349005-2x-and-4x-colour-clock-modes-on-the-800-fpga-core Dodatkowe bity w rdzeniu 800 FPGA]</p>
	</td></tr>		</td></tr>

Krótki: Poprawiam dane o adresach pod jakimi widoczny jest ANTIC.

2025-01-16T08:00:46Z

Poprawiam dane o adresach pod jakimi widoczny jest ANTIC.

← poprzednia wersja		Wersja z 16 sty 2025, 09:00
Linia 1:		Linia 1:
	Układ [[ANTIC (układ)\|ANTIC]], 15 rejestrów.		Układ [[ANTIC (układ)\|ANTIC]] ma 15 rejestrów, które zarówno w komputerach [[Atari 8-bit]] jak i w konsoli [[5200]][https://forums.atariage.com/topic/169971-5200-memory-map/] zajmują adresy od $D400 do $D40F (z powodu niepełnego dekodowania adresów rejestry te powtarzają się na całej stronie $D4).

	==Lista rejestrów==		==Lista rejestrów==

Mono: zamienione rozdzieelczości dwuliniowa i jednoliniowa przy opisie pmbase

2024-07-23T21:02:51Z

zamienione rozdzieelczości dwuliniowa i jednoliniowa przy opisie pmbase

← poprzednia wersja		Wersja z 23 lip 2024, 22:02
Linia 57:		Linia 57:

	<tr><td id="PMBASE">$D407 (W)</td><td>PMBASE</td><td>		<tr><td id="PMBASE">$D407 (W)</td><td>PMBASE</td><td>
	<p>Player/Missile Base, wskaźnik obszaru pamięci przeznaczonego na [[Player/Missile Graphics\|grafikę graczy i pocisków]]. Przy rozdzielczości ~~dwuliniowej~~ graczy i pocisków (zob. [[Rejestry ANTIC-a#DMACTL\|DMACTL $D400]]) zawiera pięć, a przy ~~jednoliniowej~~ sześć najstarszych bitów adresu. Wynika z tego, że obszar danych dla grafiki graczy i pocisków musi zaczynać się odpowiednio na granicy dwóch lub jednego kilobajta.</p>		<p>Player/Missile Base, wskaźnik obszaru pamięci przeznaczonego na [[Player/Missile Graphics\|grafikę graczy i pocisków]]. Przy rozdzielczości jednoliniowej graczy i pocisków (zob. [[Rejestry ANTIC-a#DMACTL\|DMACTL $D400]]) zawiera pięć, a przy dwuliniowej sześć najstarszych bitów adresu. Wynika z tego, że obszar danych dla grafiki graczy i pocisków musi zaczynać się odpowiednio na granicy dwóch lub jednego kilobajta.</p>
	<p>Wewnątrz tego obszaru [[ANTIC (układ)\|ANTIC]] przeznacza dla jednego gracza 120 bajtów w rozdzielczości dwuliniowej i 240 w rozdzielczości jednoliniowej. Taki sam obszar, jak dla jednego gracza, zarezerwowany jest też dla czterech pocisków.</p>		<p>Wewnątrz tego obszaru [[ANTIC (układ)\|ANTIC]] przeznacza dla jednego gracza 120 bajtów w rozdzielczości dwuliniowej i 240 w rozdzielczości jednoliniowej. Taki sam obszar, jak dla jednego gracza, zarezerwowany jest też dla czterech pocisków.</p>
	<p>		<p>

Mono: lpenhs i lpenvs

2022-07-26T08:09:05Z

lpenhs i lpenvs

← poprzednia wersja		Wersja z 26 lip 2022, 09:09
Linia 92:		Linia 92:
	<tr><td id="LPENH">$D40C (R)</td><td>LPENH, PENH</td><td>		<tr><td id="LPENH">$D40C (R)</td><td>LPENH, PENH</td><td>
	<p>Współrzędna X pozycji [[Pióro świetlne\|pióra świetlnego]] (Light Pen Horizontal position) lub [[XG-1\|pistoletu świetlnego]]. Wskazuje cykl koloru w linii, w którym wykryto obecność elementu światłoczułego.</p>		<p>Współrzędna X pozycji [[Pióro świetlne\|pióra świetlnego]] (Light Pen Horizontal position) lub [[XG-1\|pistoletu świetlnego]]. Wskazuje cykl koloru w linii, w którym wykryto obecność elementu światłoczułego.</p>
			<p>Rejestr cień LPENHS pod adresem $0234.</p>
	</td></tr>		</td></tr>

	<tr><td id="LPENV">$D40D (R)</td><td>LPENV, PENV</td><td>		<tr><td id="LPENV">$D40D (R)</td><td>LPENV, PENV</td><td>
	<p>Współrzędna Y pozycji pióra świetlnego (Light Pen Vertical position) lub pistoletu świetlnego. Wskazuje numer linii ekranowej podzielony przez 2 (analogicznie, jak VCOUNT), w której wykryto obecność elementu światłoczułego.</p>		<p>Współrzędna Y pozycji pióra świetlnego (Light Pen Vertical position) lub pistoletu świetlnego. Wskazuje numer linii ekranowej podzielony przez 2 (analogicznie, jak VCOUNT), w której wykryto obecność elementu światłoczułego.</p>
			<p>Rejestr cień LPENVS pod adresem $0235.</p>
	</td></tr>		</td></tr>

0xF: DLPTR możemy ustawić w każdej chwili, dlaczego "pierwszy" ?

2019-07-19T20:23:06Z

DLPTR możemy ustawić w każdej chwili, dlaczego "pierwszy" ?

← poprzednia wersja		Wersja z 19 lip 2019, 21:23
Linia 38:		Linia 38:

	<tr><td id="DLPTR">$D402 (W)</td><td rowspan = 2>DLPTR, DLISTL/DLISTH</td><td rowspan = 2>		<tr><td id="DLPTR">$D402 (W)</td><td rowspan = 2>DLPTR, DLISTL/DLISTH</td><td rowspan = 2>
	<p>Wskaźnik ~~pierwszego~~ rozkazu [[ANTIC Display List\|Display List]] (Display List Pointer). Ma cień DLPTRS (SDLSTL/SDLSTH) pod adresem $0230-$0231, skąd procedura [[SYSVBL]] przepisuje stan rejestru za każdym wystąpieniem [[przerwania]] [[VBL]]. System operacyjny umieszcza Display List bezpośrednio przed pamięcią obrazu.</p>		<p>Wskaźnik rozkazu [[ANTIC Display List\|Display List]] (Display List Pointer). Ma cień DLPTRS (SDLSTL/SDLSTH) pod adresem $0230-$0231, skąd procedura [[SYSVBL]] przepisuje stan rejestru za każdym wystąpieniem [[przerwania]] [[VBL]]. System operacyjny umieszcza Display List bezpośrednio przed pamięcią obrazu.</p>
	</td></tr>		</td></tr>
	<tr><td>$D403 (W)</td></tr>		<tr><td>$D403 (W)</td></tr>

0xF: Bity 1 i 0 CHRCTL tylko w dwóch trybach tekstowych

2019-07-19T20:21:43Z

Bity 1 i 0 CHRCTL tylko w dwóch trybach tekstowych

← poprzednia wersja		Wersja z 19 lip 2019, 21:21
Linia 32:		Linia 32:
	<p>Znaczenie bitów:</p>		<p>Znaczenie bitów:</p>
	* bit 2: lustrzane odbicie znaków w pionie (1 = włączone)		* bit 2: lustrzane odbicie znaków w pionie (1 = włączone)
	* bit 1: interpretacja drugiej połówki generatora znaków (0 = znaki normalne, 1 = [[inverse video]])		* bit 1: interpretacja drugiej połówki generatora znaków w trybach tekstowych [[ANTIC_Display_List#Tryby_znakowe\|ANTIC 2 i 3]] (0 = znaki normalne, 1 = [[inverse video]])
	* bit 0: tłumienie znaków w ~~inverse video~~ (1 = niewidoczne)		* bit 0: tłumienie znaków drugiej połówki generatora znaków w trybach tekstowych ANTIC 2 i 3 (1 = niewidoczne)
	<p>Pozostałe bity są niewykorzystane. Normalną wartością CHRCTL jest $02.</p>		<p>Pozostałe bity są niewykorzystane. Normalną wartością CHRCTL jest $02.</p>
	</td></tr>		</td></tr>

0xF: "zazwyczaj przez pamięcią obrazu"

2019-07-19T20:16:25Z

"zazwyczaj przez pamięcią obrazu"

← poprzednia wersja		Wersja z 19 lip 2019, 21:16
Linia 38:		Linia 38:

	<tr><td id="DLPTR">$D402 (W)</td><td rowspan = 2>DLPTR, DLISTL/DLISTH</td><td rowspan = 2>		<tr><td id="DLPTR">$D402 (W)</td><td rowspan = 2>DLPTR, DLISTL/DLISTH</td><td rowspan = 2>
	<p>Wskaźnik pierwszego rozkazu [[ANTIC Display List\|Display List]] (Display List Pointer). Ma cień DLPTRS (SDLSTL/SDLSTH) pod adresem $0230-$0231, skąd procedura [[SYSVBL]] przepisuje stan rejestru za każdym wystąpieniem [[przerwania]] [[VBL]]. Display List ~~jest zazwyczaj ulokowana~~ bezpośrednio przed pamięcią obrazu.</p>		<p>Wskaźnik pierwszego rozkazu [[ANTIC Display List\|Display List]] (Display List Pointer). Ma cień DLPTRS (SDLSTL/SDLSTH) pod adresem $0230-$0231, skąd procedura [[SYSVBL]] przepisuje stan rejestru za każdym wystąpieniem [[przerwania]] [[VBL]]. System operacyjny umieszcza Display List bezpośrednio przed pamięcią obrazu.</p>
	</td></tr>		</td></tr>
	<tr><td>$D403 (W)</td></tr>		<tr><td>$D403 (W)</td></tr>

0xF: rozdzielczość dwuliniowa nie oszczędza DMA

2019-07-19T19:55:37Z

rozdzielczość dwuliniowa nie oszczędza DMA

← poprzednia wersja		Wersja z 19 lip 2019, 20:55
Linia 15:		Linia 15:
	* bit 3: DMA dla graczy (1 = włączone)		* bit 3: DMA dla graczy (1 = włączone)
	* bit 2: DMA dla pocisków (1 = włączone)		* bit 2: DMA dla pocisków (1 = włączone)
	<p>Przy rozdzielczości ~~dwuliniowej~~ graczy i pocisków ~~dane dla obiektów pobierane są podczas tworzenia co drugiej linii obrazu. Wynika z tego, że~~ jeden piksel P/MG ma ~~w tej~~ rozdzielczości ~~wysokość~~ dwóch linii ~~skaningowych obrazu~~. ~~Rozdzielczość jednoliniowa jest dwa razy większa - jeden piksel P/MG ma wysokość jednej~~ linii skaningowej.</p>		<p>Przy rozdzielczości jednoliniowej graczy i pocisków jeden piksel P/MG ma wysokość jednej linii skaningowej. Przy rozdzielczości dwuliniowej -- dwóch linii. W obu przypadkach DMA następuje w każdej linii skaningowej (przy rozdzielczości dwuliniowej z jednakowymi adresami w każdej parze linii).</p>
	<p>Bity 0 i 1 wybierają szerokość obrazu jak następuje:</p>		<p>Bity 0 i 1 wybierają szerokość obrazu jak następuje:</p>
	<table border = 1 cellpadding = 5>		<table border = 1 cellpadding = 5>

Mono: CHSPTR

2017-05-01T19:07:22Z

CHSPTR

← poprzednia wersja		Wersja z 1 maj 2017, 20:07
Linia 79:		Linia 79:
	* w trybach ANTIC-a 6 i 7 bity 7-1 odpowiadają bitom 15-9 adresu zestawu znaków definiującego 64 znaki.		* w trybach ANTIC-a 6 i 7 bity 7-1 odpowiadają bitom 15-9 adresu zestawu znaków definiującego 64 znaki.
	<p>Wynika z tego, że w trybach 2-5 zestaw znaków musi się znajdować na granicy 1k, a w trybach 6-7 na granicy 512 bajtów.</p>		<p>Wynika z tego, że w trybach 2-5 zestaw znaków musi się znajdować na granicy 1k, a w trybach 6-7 na granicy 512 bajtów.</p>
			<p>OS ma jeszcze dodatkowy adres międzynarodowego zestawu znaków CHSPTR w rejestrze $026B (619). Zawartości CHBAS i CHSPTR są zamieniane miejscami po wciśnięciu kombinacji klawiszy CTRL+F4 w 1200XL. Na VBLKD przepisywana jest do rejestru sprzętowego zawsze tylko zawartość CHBAS.</p>
	</td></tr>		</td></tr>