Rejestry Sophia - Historia wersji

Mono: /* Lista rejestrów Sophia2 i Sophia3 */ red.

2026-06-23T09:48:03Z

Lista rejestrów Sophia2 i Sophia3: red.

← poprzednia wersja		Wersja z 23 cze 2026, 10:48
Linia 24:		Linia 24:
	===Lista rejestrów Sophia2 i Sophia3===		===Lista rejestrów Sophia2 i Sophia3===

	Tu wykorzystano tylko jeden nieużywany bit w rejestrze układu [[GTIA]] i przełącza on bank rejestrów Sophii.		Tu wykorzystano tylko jeden nieużywany bit w rejestrze układu [[GTIA]] i przełącza on bank rejestrów [[Sophia\|Sophii]].

	{\| border="1" cellpadding="5"		{\| border="1" cellpadding="5"
Linia 31:		Linia 31:
	\|id="PMCNTL"\|$D01D (W)\|\|PMCNTL, GRACTL\|\|		\|id="PMCNTL"\|$D01D (W)\|\|PMCNTL, GRACTL\|\|
	Funkcje bitów:		Funkcje bitów:
	* bit 7 - ~~w układzie [[Sophia\|Sophia2]]:~~ włączenie rejestrów rozszerzenia (1 - włączone)		* bit 7 - włączenie rejestrów rozszerzenia (1 - włączone)
	* bit 6 - niewykorzystany		* bit 6 - niewykorzystany
	* bit 5 - niewykorzystany		* bit 5 - niewykorzystany
Linia 41:		Linia 41:
	\|}		\|}

	Bank rejestrów Sophii ~~2 i 3~~ znajduje się w podstawowym obszarze rejestrów GTIA czyli $D000-$D01F.		Bank rejestrów Sophii znajduje się w podstawowym obszarze rejestrów GTIA czyli $D000-$D01F.

	{\| border="1" cellpadding="5"		{\| border="1" cellpadding="5"
Linia 81:		Linia 81:
	* bit 3: COLPM3		* bit 3: COLPM3
	* bity 4-7: zawsze 0		* bity 4-7: zawsze 0
	W ~~Sophia3~~:		W Sophia 3:
	* bit 6: SCL (W) - linia SCL interfejsu TPI I<sup>2</sup>C		* bit 6: SCL (W) - linia SCL interfejsu TPI I<sup>2</sup>C
	* bit 7: SDA (R/W) - linia SDA interfejsu TPI I<sup>2</sup>C		* bit 7: SDA (R/W) - linia SDA interfejsu TPI I<sup>2</sup>C
Linia 116:		Linia 116:
	\|-		\|-
	\|id="REV"\|$D015 (R)\|\|REV\|\|Rewizja rdzenia.		\|id="REV"\|$D015 (R)\|\|REV\|\|Rewizja rdzenia.
	W ~~Sophia3~~:		W Sophia 3:
	* bit 7: zawsze 1		* bit 7: zawsze 1
	\|-		\|-
Linia 155:		Linia 155:
	\|-		\|-
	\|id="FIELD"\|$D01C (R)\|\|FIELD\|\|Znacznik parzystości ramki w trybie z przeplotem.		\|id="FIELD"\|$D01C (R)\|\|FIELD\|\|Znacznik parzystości ramki w trybie z przeplotem.
	~~Funkcje~~ bitów:		Znaczenie bitów:
	* bit 7: EVEN - 0: ramka parzysta, 1: ramka nieparzysta, w trybie bez przeplotu zawsze 0		* bit 7: EVEN - 0: ramka parzysta, 1: ramka nieparzysta, w trybie bez przeplotu zawsze 0
	* bit 6-0 - niewykorzystane		* bit 6-0 - niewykorzystane
	\|-		\|-
	\|id="VDELAY"\|$D01C (R/W)\|\|VDELAY\|\|~~Tylko Sophia3~~.		\|id="VDELAY"\|$D01C (R/W)\|\|VDELAY\|\|Rejestr konfiguracji (tylko Sophia 3).
	~~Funkcje~~ bitów ~~kiedy SPECEN=1~~:		Znaczenie bitów:
	* bit 7: AUDIO - 0: pure_DVI mode, 1: DVI_with_AUDIO mode		* bit 7: AUDIO - 0: pure_DVI mode, 1: DVI_with_AUDIO mode
	* bit 6: TPI - 0: TPI I<sup>2</sup>C disabled, 1: TPI I<sup>2</sup>C enabled		* bit 6: TPI - 0: TPI I<sup>2</sup>C disabled, 1: TPI I<sup>2</sup>C enabled
Linia 169:		Linia 169:
	\|id="GRACTL"\|$D01D (R/W)\|\|GRACTL\|\|Rejestr konfiguracji.		\|id="GRACTL"\|$D01D (R/W)\|\|GRACTL\|\|Rejestr konfiguracji.
	Znaczenie bitów:		Znaczenie bitów:
	* bit 7: SPECial features ENable - 1: aktywuje rejestry układu ~~Sophia2~~, 0: aktywuje rejestry układu GTIA i zeruje adres pamięci palety		* bit 7: SPECial features ENable - 1: aktywuje rejestry układu Sophia, 0: aktywuje rejestry układu GTIA i zeruje adres pamięci palety
	* bit 6: SYNC conTroL - ustawia wyjścia analogowych sygnałów synchronizacji		* bit 6: SYNC conTroL - ustawia wyjścia analogowych sygnałów synchronizacji
	{\| border="1"		{\| border="1"

Mono: liczba mnoga

2026-06-22T15:17:59Z

liczba mnoga

← poprzednia wersja		Wersja z 22 cze 2026, 16:17
Linia 1:		Linia 1:
	[[Sophia]] to rozszerzenie Atari XL/XE emulujące układ [[GTIA]] i umożliwiające wyświetlanie obrazu przez złącza RGB, YPbPr, VGA, DVI-D.		[[Sophia]] to rozszerzenie Atari XL/XE emulujące układ [[GTIA]] i umożliwiające wyświetlanie obrazu przez złącza RGB, YPbPr, VGA, DVI-D.

	Urządzenie istnieje w ~~dwóch~~ wersjach różniących się nieco od siebie.		Urządzenie istnieje w kilku wersjach różniących się nieco od siebie.

	===Lista rejestrów Sophia1===		===Lista rejestrów Sophia1===

Mono: eeprom

2026-06-22T15:17:26Z

eeprom

← poprzednia wersja		Wersja z 22 cze 2026, 16:17
Linia 199:		Linia 199:

	Wewnętrzny adres wpisu palety resetowany jest w momencie wyzerowania bitu SPECEN rejestru GRACTL (czyli <b>wyłączenia</b> banku rejestrów Sophii).		Wewnętrzny adres wpisu palety resetowany jest w momencie wyzerowania bitu SPECEN rejestru GRACTL (czyli <b>wyłączenia</b> banku rejestrów Sophii).
			\|}

			===Lista rejestrów EEPROM===
			Sophia 2:

			{\| border="1" cellpadding="5"
			! Adres !! Opis
			\|-
			\|id="S200"\|$00 (R/W)\|\|
			* bit 7 - nVGA
			* bit 6 - nRES2
			* bit 5 - nRES1
			* bit 4 - nRES0
			* bit 3 - nSYNCTL
			* bit 2 - nVGATE
			* bit 1 - nHIRESB
			* bit 0 - nLUM0E
			\|-
			\|id="S201"\|$01 (R/W)\|\|
			* bit 7 - nINTERL
			* bit 6 - nYUVRGB
			* bit 3-0 - nieużywane
			\|}

			Sophia 3:

			{\| border="1" cellpadding="5"
			! Adres !! Opis
			\|-
			\|id="S300"\|$00 (R/W)\|\|
			* bit 7-6 - nieużywane
			* bit 5 - nAUDIO
			* bit 4 - nTPI
			* bit 3 - nGR10SH
			* bit 2 - nCSYNCTL
			* bit 1 - nVGA
			* bit 0 - nRES2
			\|-
			\|id="S301"\|$01 (R/W)\|\|
			* bit 7 - nRES1
			* bit 6 - nRES0
			* bit 5 - nSYNCTL
			* bit 4 - nVGATE
			* bit 3 - nHIRESB
			* bit 2 - nLUM0E
			* bit 1 - nINTERL
			* bit 0 - nYUVRGB
	\|}		\|}

Mono: /* Lista rejestrów Sophia2 i Sophia3 */

2026-06-22T15:02:13Z

Lista rejestrów Sophia2 i Sophia3

← poprzednia wersja		Wersja z 22 cze 2026, 16:02
Linia 41:		Linia 41:
	\|}		\|}

	Bank rejestrów ~~Sophii2~~ znajduje się w podstawowym obszarze rejestrów GTIA czyli $D000-$D01F.		Bank rejestrów Sophii 2 i 3 znajduje się w podstawowym obszarze rejestrów GTIA czyli $D000-$D01F.

	{\| border="1" cellpadding="5"		{\| border="1" cellpadding="5"

Mono: /* Lista rejestrów Sophia2 */ dodatki dla sophia 3

2026-06-22T15:01:41Z

Lista rejestrów Sophia2: dodatki dla sophia 3

← poprzednia wersja		Wersja z 22 cze 2026, 16:01
Linia 22:		Linia 22:
	\|}		\|}

	===Lista rejestrów Sophia2===		===Lista rejestrów Sophia2 i Sophia3===

	Tu wykorzystano tylko jeden nieużywany bit w rejestrze układu [[GTIA]] i przełącza on bank rejestrów Sophii.		Tu wykorzystano tylko jeden nieużywany bit w rejestrze układu [[GTIA]] i przełącza on bank rejestrów Sophii.
Linia 81:		Linia 81:
	* bit 3: COLPM3		* bit 3: COLPM3
	* bity 4-7: zawsze 0		* bity 4-7: zawsze 0
			W Sophia3:
			* bit 6: SCL (W) - linia SCL interfejsu TPI I<sup>2</sup>C
			* bit 7: SDA (R/W) - linia SDA interfejsu TPI I<sup>2</sup>C
	\|-		\|-
	\|id="DISM1P"\|$D009 (R/W)\|\|DISM1P\|\|Blokuje testowanie kolizji pocisku 1 z graczem. Patrz [[#DISM0P\|DISM0P]].		\|id="DISM1P"\|$D009 (R/W)\|\|DISM1P\|\|Blokuje testowanie kolizji pocisku 1 z graczem. Patrz [[#DISM0P\|DISM0P]].
Linia 113:		Linia 116:
	\|-		\|-
	\|id="REV"\|$D015 (R)\|\|REV\|\|Rewizja rdzenia.		\|id="REV"\|$D015 (R)\|\|REV\|\|Rewizja rdzenia.
			W Sophia3:
			* bit 7: zawsze 1
	\|-		\|-
	\|id="COLPF0"\|$D016\|\|-\|\|		\|id="COLPF0"\|$D016\|\|-\|\|
Linia 151:		Linia 156:
	\|id="FIELD"\|$D01C (R)\|\|FIELD\|\|Znacznik parzystości ramki w trybie z przeplotem.		\|id="FIELD"\|$D01C (R)\|\|FIELD\|\|Znacznik parzystości ramki w trybie z przeplotem.
	Funkcje bitów:		Funkcje bitów:
	* bit 7 - 1: ramka nieparzysta		* bit 7: EVEN - 0: ramka parzysta, 1: ramka nieparzysta, w trybie bez przeplotu zawsze 0
	* bit 6-0 - niewykorzystane		* bit 6-0 - niewykorzystane
			\|-
			\|id="VDELAY"\|$D01C (R/W)\|\|VDELAY\|\|Tylko Sophia3.
			Funkcje bitów kiedy SPECEN=1:
			* bit 7: AUDIO - 0: pure_DVI mode, 1: DVI_with_AUDIO mode
			* bit 6: TPI - 0: TPI I<sup>2</sup>C disabled, 1: TPI I<sup>2</sup>C enabled
			* bit 5: GR10SHiftDisable - 0: pixel shift enabled, 1: pixel shift enabled
			* bit 4: CSYNCTL - 0: 0.3 Vpp @ 75 Ohm, 1: TTL level
			* bit 3-0: niewykorzystane
	\|-		\|-
	\|id="GRACTL"\|$D01D (R/W)\|\|GRACTL\|\|Rejestr konfiguracji.		\|id="GRACTL"\|$D01D (R/W)\|\|GRACTL\|\|Rejestr konfiguracji.

Mono: link do "tryby wysokiej rozdzielczości"

2024-04-25T14:28:46Z

link do "tryby wysokiej rozdzielczości"

← poprzednia wersja		Wersja z 25 kwi 2024, 15:28
Linia 15:		Linia 15:
	* bit 6 - niewykorzystany		* bit 6 - niewykorzystany
	* bit 5 - w układzie [[Sophia\|Sophia1]]: redukcja szerokości ekranu do 336 pikseli hires (1 - włączony)		* bit 5 - w układzie [[Sophia\|Sophia1]]: redukcja szerokości ekranu do 336 pikseli hires (1 - włączony)
	* bit 4 - w układzie [[Sophia\|Sophia1]]: aktywacja dodatkowego koloru w [[~~Tryby_monochromatyczne_ANTIC-a~~\|trybach ~~monochromatycznych~~]] (1 - włączony)		* bit 4 - w układzie [[Sophia\|Sophia1]]: aktywacja dodatkowego koloru w [[Tryby wysokiej rozdzielczości\|trybach wysokiej rozdzielczości]] (1 - włączony)
	* bit 3 - w układzie [[Sophia\|Sophia1]]: aktywacja najmłodszego bitu luminancji (1 - włączony)		* bit 3 - w układzie [[Sophia\|Sophia1]]: aktywacja najmłodszego bitu luminancji (1 - włączony)
	* bit 2 - odczyt przycisków joysticków (1 - zatrzask)		* bit 2 - odczyt przycisków joysticków (1 - zatrzask)

Mono: /* Lista rejestrów Sophia2 */ styl.

2024-02-08T13:48:15Z

Lista rejestrów Sophia2: styl.

← poprzednia wersja		Wersja z 8 lut 2024, 14:48
Linia 24:		Linia 24:
	===Lista rejestrów Sophia2===		===Lista rejestrów Sophia2===

	W rejestrze układu [[GTIA]] ~~znajduje się tylko jeden bit przełączający~~ bank rejestrów Sophii.		Tu wykorzystano tylko jeden nieużywany bit w rejestrze układu [[GTIA]] i przełącza on bank rejestrów Sophii.

	{\| border="1" cellpadding="5"		{\| border="1" cellpadding="5"

KMK: ditto

2023-08-26T21:01:15Z

ditto

← poprzednia wersja		Wersja z 26 sie 2023, 22:01
Linia 188:		Linia 188:
	\|}		\|}

	~~{{stub}}~~		== Zobacz też ==
			* [[Rejestry GTIA]]

	[[Kategoria:Programowanie Atari 8-bit]]		[[Kategoria:Programowanie Atari 8-bit]]

Mono: wydzielenie sekcji z rejestrow gtia

2023-08-24T15:52:20Z

wydzielenie sekcji z rejestrow gtia

Nowa strona

[[Sophia]] to rozszerzenie Atari XL/XE emulujące układ [[GTIA]] i umożliwiające wyświetlanie obrazu przez złącza RGB, YPbPr, VGA, DVI-D.

Urządzenie istnieje w dwóch wersjach różniących się nieco od siebie.

===Lista rejestrów Sophia1===

W pierwszej wersji Sophii nieużywane bity rejestru układu [[GTIA]] wykorzystano do konfiguracji funkcji rozszerzenia.

{| border="1" cellpadding="5"
! Adres !! Etykieta !! Opis
|-
|id="PMCNTL"|$D01D (W)||PMCNTL, GRACTL||
Funkcje bitów:
* bit 7 - niewykorzystany
* bit 6 - niewykorzystany
* bit 5 - w układzie [[Sophia|Sophia1]]: redukcja szerokości ekranu do 336 pikseli hires (1 - włączony)
* bit 4 - w układzie [[Sophia|Sophia1]]: aktywacja dodatkowego koloru w [[Tryby_monochromatyczne_ANTIC-a|trybach monochromatycznych]] (1 - włączony)
* bit 3 - w układzie [[Sophia|Sophia1]]: aktywacja najmłodszego bitu luminancji (1 - włączony)
* bit 2 - odczyt przycisków joysticków (1 - zatrzask)
* bit 1 - DMA graczy (1 - włączone)
* bit 0 - DMA pocisków (1 - włączone)
|}

===Lista rejestrów Sophia2===

W rejestrze układu [[GTIA]] znajduje się tylko jeden bit przełączający bank rejestrów Sophii.

{| border="1" cellpadding="5"
! Adres !! Etykieta !! Opis
|-
|id="PMCNTL"|$D01D (W)||PMCNTL, GRACTL||
Funkcje bitów:
* bit 7 - w układzie [[Sophia|Sophia2]]: włączenie rejestrów rozszerzenia (1 - włączone)
* bit 6 - niewykorzystany
* bit 5 - niewykorzystany
* bit 4 - niewykorzystany
* bit 3 - niewykorzystany
* bit 2 - odczyt przycisków joysticków (1 - zatrzask)
* bit 1 - DMA graczy (1 - włączone)
* bit 0 - DMA pocisków (1 - włączone)
|}

Bank rejestrów Sophii2 znajduje się w podstawowym obszarze rejestrów GTIA czyli $D000-$D01F.

{| border="1" cellpadding="5"
! Adres !! Etykieta !! Opis
|-
|id="DISM0PF"|$D000 (R/W)||DISM0PF||Blokuje testowanie kolizji pocisku 0 z polem gry.
Bity 0-3 oznaczają kolizje z polem gry 0-3 (COLPF0-COLPF3). Blokada jest aktywna kiedy bit jest ustawiony.
* bit 0: COLPF0
* bit 1: COLPF1
* bit 2: COLPF2
* bit 3: COLPF3
* bity 4-7: zawsze 0
|-
|id="DISM1PF"|$D001 (R/W)||DISM1PF||Blokuje testowanie kolizji pocisku 1 z polem gry. Patrz [[#DISM0PF|DISM0PF]].
|-
|id="DISM2PF"|$D002 (R/W)||DISM2PF||Blokuje testowanie kolizji pocisku 2 z polem gry. Patrz [[#DISM0PF|DISM0PF]].
|-
|id="DISM3PF"|$D003 (R/W)||DISM3PF||Blokuje testowanie kolizji pocisku 3 z polem gry. Patrz [[#DISM0PF|DISM0PF]].
|-
|id="DISP0PF"|$D004 (R/W)||DISP0PF||Blokuje testowanie kolizji gracza 0 z polem gry.
Bity 0-3 oznaczają kolizje z polem gry 0-3 (COLPF0-COLPF3). Blokada jest aktywna kiedy bit jest ustawiony.
* bit 0: COLPF0
* bit 1: COLPF1
* bit 2: COLPF2
* bit 3: COLPF3
* bity 4-7: zawsze 0
|-
|id="DISP1PF"|$D005 (R/W)||DISP1PF||Blokuje testowanie kolizji gracza 1 z polem gry. Patrz [[#DISP0PF|DISP0PF]].
|-
|id="DISP2PF"|$D006 (R/W)||DISP2PF||Blokuje testowanie kolizji gracza 2 z polem gry. Patrz [[#DISP0PF|DISP0PF]].
|-
|id="DISP3PF"|$D007 (R/W)||DISP3PF||Blokuje testowanie kolizji gracza 3 z polem gry. Patrz [[#DISP0PF|DISP0PF]].
|-
|id="DISM0P"|$D008 (R/W)||DISM0P||Blokuje testowanie kolizji pocisku 0 z graczem.
Bity 0-3 oznaczają kolizje z graczem 0-3 (COLPM0-COLPM3). Blokada jest aktywna kiedy bit jest ustawiony.
* bit 0: COLPM0
* bit 1: COLPM1
* bit 2: COLPM2
* bit 3: COLPM3
* bity 4-7: zawsze 0
|-
|id="DISM1P"|$D009 (R/W)||DISM1P||Blokuje testowanie kolizji pocisku 1 z graczem. Patrz [[#DISM0P|DISM0P]].
|-
|id="DISM1P"|$D00A (R/W)||DISM2P||Blokuje testowanie kolizji pocisku 2 z graczem. Patrz [[#DISM0P|DISM0P]].
|-
|id="DISM3P"|$D00B (R/W)||DISM3P||Blokuje testowanie kolizji pocisku 3 z graczem. Patrz [[#DISM0P|DISM0P]].
|-
|id="DISP0P"|$D00C (R/W)||DISP0P||Blokuje testowanie kolizji gracza 0 z graczem.
Bity 0-3 oznaczają kolizje z graczem 0-3 (COLPM0-COLPM3). Blokada jest aktywna kiedy bit jest ustawiony.
* bit 0: COLPM0
* bit 1: COLPM1
* bit 2: COLPM2
* bit 3: COLPM3
* bity 4-7: zawsze 0
|-
|id="DISP1P"|$D00D (R/W)||DISP1P||Blokuje testowanie kolizji gracza 1 z graczem. Patrz [[#DISP0P|DISP0P]].
|-
|id="DISP2P"|$D00E (R/W)||DISP2P||Blokuje testowanie kolizji gracza 2 z graczem. Patrz [[#DISP0P|DISP0P]].
|-
|id="DISP3P"|$D00F (R/W)||DISP3P||Blokuje testowanie kolizji gracza 3 z graczem. Patrz [[#DISP0P|DISP0P]].
|-
|id="TRIG0"|$D010||-||
|-
|id="TRIG1"|$D011||-||
|-
|id="TRIG2"|$D012||-||
|-
|id="TRIG3"|$D013||-||
|-
|id="PAL"|$D014||-||
|-
|id="REV"|$D015 (R)||REV||Rewizja rdzenia.
|-
|id="COLPF0"|$D016||-||
|-
|id="COLPF1"|$D017||-||
|-
|id="COLPF2"|$D018||-||
|-
|id="COLPF3"|$D019||-||
|-
|id="COLBAK"|$D01A||-||
|-
|id="PRIOR"|$D01B (R/W)||PRIOR||Rejestr konfiguracji rozdzielczości i palety.
Znaczenie bitów:
* bit 7: VGA - ustawia wyjście analogowe RGB jako VGA (H:31kHz; V:60/50Hz); dostępny jest tylko tryb graficzny 480p/576p
* bity 6-4: RESolution - wybór rozdzielczości ekranu
{| border="1"
|wartość||rozdzielczość||aspect-ratio
|-
|%000||480p<br/>576p||3:2<br/>5:4
|-
|%001||1280x960||4:3
|-
|%010||1280x1024||5:4
|-
|%011||1344x960||14:10
|-
|%100||1440x900||16:10
|-
|%101||1536x960||16:10
|-
|%110||1600x900||16:9
|-
|%111||1704x960||16:9
|}
* bity 3-0: PALEtte - wybór aktywnej palety; po resecie urządzenia ustawiana jest wbudowana paleta 0 (PAL lub NTSC zależnie od systemu TV); palety 1-15 są programowane przez użytkownika (patrz rejestr PALDATA); nie jest zapisywany do pamięci nieulotnej
|-
|id="FIELD"|$D01C (R)||FIELD||Znacznik parzystości ramki w trybie z przeplotem.
Funkcje bitów:
* bit 7 - 1: ramka nieparzysta
* bit 6-0 - niewykorzystane
|-
|id="GRACTL"|$D01D (R/W)||GRACTL||Rejestr konfiguracji.
Znaczenie bitów:
* bit 7: SPECial features ENable - 1: aktywuje rejestry układu Sophia2, 0: aktywuje rejestry układu GTIA i zeruje adres pamięci palety
* bit 6: SYNC conTroL - ustawia wyjścia analogowych sygnałów synchronizacji
{| border="1"
|tryb||wartość||H||V
|-
|RGB||0||CSYNC 0.3Vpp@75Ω||RGB Blanking
|-
|RGB||1||HSYNC TTL||VSYNC TTL
|-
|VGA||x||HSYNC TTL||VSYNC TTL
|}
* bit 5: Visible playfield GATE - 1: ogranicza wyświetlany obraz do 336 pikseli na ekranie
* bit 4: HIRES Bi-Color - 1: powoduje że w trybach wysokiej rozdzielczości kolor punktu zgaszonego brany jest z COLPF2 a punktu zapalonego z COLPF1
* bit 3: LUM0 bit ENable - 1: uaktywnia najmłodszy bit luminancji w rejestrze koloru
* bit 2: INTERLACE - 1: włącza tryb z przeplotem
* bit 1: YUVRGB - 1: kontroluje przestrzeń kolorów wyjścia analogowego 0: YPbPr, 1: RGB
* bit 0: NonVolatile ENable: - 1: aktywuje zapis ustawień do pamięci nieulotnej; następujący w ciągu 4 cykli zapis wartości do rejestru GRACTL lub PRIOR Sophii zostanie utrwalony
|-
|id="SOPHIA"|$D01E (R)||SOPHIA||Identyfikator urządzenia - zawiera wartość $53 czyli 'S'
|-
|id="HITCLR"|$D01E (W)||HITCLR||
Zapis dowolnej wartości pod ten adres zeruje ustawienia wszystkich rejestrów [[#DISM0PF|DISM0PF]]-DISM3PD, DISM0P-DISM3P, DISP0PF-DISP3PF oraz DISP0P-DISP3P.
|-
|id="PALDATA"|$D01F (W)||PALDATA||Kolejne wpisy do tego rejestru zapisują odpowiednio składowe R, G i B koloru palety.

Dostępnych jest 16 palet, z czego ostatnia jest nieużywana. Na początku pamięci znajduje się paleta nr 1, potem 2, itd. Nie ma dostępu do wbudowanej palety nr 0.

Każda paleta zawiera 256 kolorów definiowanych za pomocą 6-bitowych składowych (najstarsze bity w bajcie).

Wewnętrzny adres wpisu palety resetowany jest w momencie wyzerowania bitu SPECEN rejestru GRACTL (czyli <b>wyłączenia</b> banku rejestrów Sophii).
|}

{{stub}}
[[Kategoria:Programowanie Atari 8-bit]]