HyperSpeed XL/XE: Różnice pomiędzy wersjami
Przejdź do nawigacji
Przejdź do wyszukiwania
Nie podano opisu zmian |
mNie podano opisu zmian |
||
| Linia 1: | Linia 1: | ||
Zaawansowane rozszerzenie polegające między innymi na dodaniu obok [[6502C]] procesora [[65C816]] taktowanego 14MHz, [[pamięci liniowej]] powyżej 0x00FFFF, pamięci cache przyspieszającej odczyt z pierwszych 64KB ramu, uproszczonej wersji magistrali [[ISA]] oraz zegara czasu rzeczywistego. | Zaawansowane rozszerzenie polegające między innymi na dodaniu obok [[6502C]] procesora [[65C816]] taktowanego 14MHz, [[Pamięć liniowa|pamięci liniowej]] powyżej 0x00FFFF, pamięci cache przyspieszającej odczyt z pierwszych 64KB ramu, uproszczonej wersji magistrali [[ISA]] oraz zegara czasu rzeczywistego. | ||
Wersja z 7 gru 2005, 17:22
Zaawansowane rozszerzenie polegające między innymi na dodaniu obok 6502C procesora 65C816 taktowanego 14MHz, pamięci liniowej powyżej 0x00FFFF, pamięci cache przyspieszającej odczyt z pierwszych 64KB ramu, uproszczonej wersji magistrali ISA oraz zegara czasu rzeczywistego.
Autorem rozwiązania jest Mario Trams.
Stone projektu można oglądnąć tu: http://www.digital-force.net/projects/hyperspeed/
PDF z dokumentacją natomiast pobrać stąd: hyperspeed_doc3.pdf