65C832: Różnice pomiędzy wersjami
Nie podano opisu zmian |
Nie podano opisu zmian |
||
| Linia 3: | Linia 3: | ||
Nie wydaje się, by 65C832 kiedykolwiek osiągnął stadium nawet prototypu. Mimo tego, co twierdzą niektóre źródła, zob. [http://apple2history.org/museum/articles/microreport/microreport.html]. | Nie wydaje się, by 65C832 kiedykolwiek osiągnął stadium nawet prototypu. Mimo tego, co twierdzą niektóre źródła, zob. [http://apple2history.org/museum/articles/microreport/microreport.html]. | ||
== | == Terbium == | ||
W rzeczywistości następca [[65C816]] ma się nazywać ''' | W rzeczywistości następca [[65C816]] ma się nazywać '''Terbium32''' i być procesorem z 16-bitową szyną danych, 32-bitową szyną adresową oraz 32-bitową organizacją wewnętrzną; patrz [http://www.wdesignc.com/wdc/news2.cfm informacja na stronie producenta]. Data jego ukazania się, określana wcześniej na 2006 rok, nie jest obecnie oficjalnie podana. | ||
== Fałszywy manual? == | == Fałszywy manual? == | ||
| Linia 12: | Linia 12: | ||
* dokumentacja wymienia nowy rozkaz XFE, chociaż już w tabeli opcodów [[65C816]] brak jest na cokolwiek miejsca; | * dokumentacja wymienia nowy rozkaz XFE, chociaż już w tabeli opcodów [[65C816]] brak jest na cokolwiek miejsca; | ||
* rozkazu XFE brak jest też w ogólnym zestawieniu rozkazów, które ma postać tabeli identycznej do tej, | * rozkazu XFE brak jest też w ogólnym zestawieniu rozkazów, które ma postać tabeli identycznej do tej, jaka widnieje w manualu od [[65C816]]; jest na niej za to zarezerwowany w [[65C816]] rozkaz WDM; wg innych źrodeł kod ten miał być użyty w przyszłości nie jako oddzielny rozkaz, ale jako prefiks do zdublowania tabeli rozkazów | ||
* dokument wzmiankuje podział przestrzeni adresowej na 16 MB pamięci programu oraz 4 GB pamięci danych, mimo że - zgodnie z powyżej opisanymi założeniami - procesor miał mieć w ogóle tylko 24-bitową szynę adresową (!) | * dokument wzmiankuje podział przestrzeni adresowej na 16 MB pamięci programu oraz 4 GB pamięci danych, mimo że - zgodnie z powyżej opisanymi założeniami - procesor miał mieć w ogóle tylko 24-bitową szynę adresową (!) | ||
* brak jest kompletnie wzmianki o koprocesorze artymetycznym oraz rozkazach całkowitoliczbowego dzielenia i mnożenia, które wg innych źrodeł nowy procesor miał mieć | * brak jest kompletnie wzmianki o koprocesorze artymetycznym oraz rozkazach całkowitoliczbowego dzielenia i mnożenia, które wg innych źrodeł nowy procesor miał mieć | ||
Wersja z 12 lip 2006, 11:23
Mityczny, 32-bitowy następca procesora 65C816. Przy wciąż ośmiobitowej (!) szynie danych miał mieć 32-bitowe rejestry - licząc w tym także wskaźnik stosu i rejestr D - oraz zintegrowany koprocesor artymetyczny. Procesor miał być przy tym zgodny co do wyprowadzeń z istniejącym 65C816 - czyli mimo wewnętrznej organizacji 32-bitowej i 32-bitowych rejestrów adresowych miał być wciąż ograniczony do 16 MB pamięci.
Nie wydaje się, by 65C832 kiedykolwiek osiągnął stadium nawet prototypu. Mimo tego, co twierdzą niektóre źródła, zob. [1].
Terbium
W rzeczywistości następca 65C816 ma się nazywać Terbium32 i być procesorem z 16-bitową szyną danych, 32-bitową szyną adresową oraz 32-bitową organizacją wewnętrzną; patrz informacja na stronie producenta. Data jego ukazania się, określana wcześniej na 2006 rok, nie jest obecnie oficjalnie podana.
Fałszywy manual?
W sieci można znaleźć materiały, które mają być zeskanowanymi stronami dokumentacji, jaką producent przygotował dla 65C832. Jednak wnikliwa lektura nasuwa wątpliwości co do autentyczności tego dokumentu:
- dokumentacja wymienia nowy rozkaz XFE, chociaż już w tabeli opcodów 65C816 brak jest na cokolwiek miejsca;
- rozkazu XFE brak jest też w ogólnym zestawieniu rozkazów, które ma postać tabeli identycznej do tej, jaka widnieje w manualu od 65C816; jest na niej za to zarezerwowany w 65C816 rozkaz WDM; wg innych źrodeł kod ten miał być użyty w przyszłości nie jako oddzielny rozkaz, ale jako prefiks do zdublowania tabeli rozkazów
- dokument wzmiankuje podział przestrzeni adresowej na 16 MB pamięci programu oraz 4 GB pamięci danych, mimo że - zgodnie z powyżej opisanymi założeniami - procesor miał mieć w ogóle tylko 24-bitową szynę adresową (!)
- brak jest kompletnie wzmianki o koprocesorze artymetycznym oraz rozkazach całkowitoliczbowego dzielenia i mnożenia, które wg innych źrodeł nowy procesor miał mieć