SIMMius 4 MB
From Atariki
(Różnice między wersjami)
| Wersja z dnia 00:14, 12 cze 2013 KMK (Dyskusja | wkład) ← Previous diff |
Wersja z dnia 00:19, 12 cze 2013 KMK (Dyskusja | wkład) Next diff → |
||
| Linia 2: | Linia 2: | ||
| Zbudowany przez [[Simius]]a prototyp rozszerzenia pamięci zbudowany na 1 module SIMM o pojemności 4 MB i zawierający: | Zbudowany przez [[Simius]]a prototyp rozszerzenia pamięci zbudowany na 1 module SIMM o pojemności 4 MB i zawierający: | ||
| - | * [[pamięć liniowa|Pamięć liniową]] 2048 KB ($000000...$1FFFFF) dla procesora [[65C816]] | + | * Pamięć bankowaną, konfigurowaną programowo, przy użyciu 3 młodszych bitów nieulotnego, 5-bitowego rejestru konfiguracyjnego I2C, jako: |
| - | * Pamięc bankowaną, konfigurowaną programowo, przy użyciu 3 młodszych bitów nieulotnego, 5-bitowego rejestru konfiguracyjnego I2C, jako: | + | |
| **xx000: bez rozszerzenia | **xx000: bez rozszerzenia | ||
| **xx001: 64 KB (przełączanie banków bitami PB2,PB3, niezależny dostęp CPU i ANTIC) | **xx001: 64 KB (przełączanie banków bitami PB2,PB3, niezależny dostęp CPU i ANTIC) | ||
| Linia 12: | Linia 11: | ||
| **xx110: 1024 KB (PB1,PB2,PB3,PB5,PB6,PB7) | **xx110: 1024 KB (PB1,PB2,PB3,PB5,PB6,PB7) | ||
| **xx111: 1984 KB ([[Axlon]], 124 banki, $01...$7C) | **xx111: 1984 KB ([[Axlon]], 124 banki, $01...$7C) | ||
| + | * [[pamięć liniowa|Pamięć liniową]] 2048 KB ($000000...$1FFFFF) dla procesora [[65C816]] - jest ona dostępna niezależnie od pamięci bankowanej. | ||
| * Pamięć FLASH, zawierającą 4 systemy operacyjne, w tym 3 dostepne do zaprogramowania przez użytkownika, przełączane dwoma starszymi bitami rejestru konfiguracyjnego. | * Pamięć FLASH, zawierającą 4 systemy operacyjne, w tym 3 dostepne do zaprogramowania przez użytkownika, przełączane dwoma starszymi bitami rejestru konfiguracyjnego. | ||
| * Układ sterowania pamięci DRAM zastępujący układ FREDDIE i zapewniający odświeżanie bez ograniczenia liczbą cykli generowanych przez ANTIC. | * Układ sterowania pamięci DRAM zastępujący układ FREDDIE i zapewniający odświeżanie bez ograniczenia liczbą cykli generowanych przez ANTIC. | ||
| * Przełącznik forsujący niski stan na wszystkich wyjściach rejestru konfiguracyjnego, co pozwala na przywrócenie systemu po błędnym programowaniu pamięci FLASH. | * Przełącznik forsujący niski stan na wszystkich wyjściach rejestru konfiguracyjnego, co pozwala na przywrócenie systemu po błędnym programowaniu pamięci FLASH. | ||
| - | Konstrukcja umożliwia użycie do przełączania banków także bitu PB0, dając dostęp do maksymalnie 128 banków, ale ostatecznie nie zostało to wykorzystane. | + | Konstrukcja umożliwia użycie do przełączania banków także bitu PB0, dając dostęp do maksymalnie 128 banków, ale ostatecznie nie zostało to wykorzystane ze względu na stwierdzone niezgodności z istniejącym oprogramowaniem. |
| - | Nazwa została zaproponowana przez [[KMK]], zarazem właściciela jedynego egzemplarza komputera z tym rozszerzeniem. | + | Nazwa została zaproponowana przez [[KMK]], zarazem właściciela jedynego (póki co) egzemplarza komputera z tym rozszerzeniem. |
| == Odnośniki zewnętrzne == | == Odnośniki zewnętrzne == | ||
Wersja z dnia 00:19, 12 cze 2013
Zbudowany przez Simiusa prototyp rozszerzenia pamięci zbudowany na 1 module SIMM o pojemności 4 MB i zawierający:
- Pamięć bankowaną, konfigurowaną programowo, przy użyciu 3 młodszych bitów nieulotnego, 5-bitowego rejestru konfiguracyjnego I2C, jako:
- xx000: bez rozszerzenia
- xx001: 64 KB (przełączanie banków bitami PB2,PB3, niezależny dostęp CPU i ANTIC)
- xx010: 128 KB (PB2,PB3,PB6, niezależny dostęp CPU i ANTIC)
- xx011: 192 KB (PB2,PB3,PB5,PB6)
- xx100: 256 KB (PB2,PB3,PB5,PB6)
- xx101: 512 KB (PB1,PB2,PB3,PB6,PB7, niezależny dostęp CPU i ANTIC)
- xx110: 1024 KB (PB1,PB2,PB3,PB5,PB6,PB7)
- xx111: 1984 KB (Axlon, 124 banki, $01...$7C)
- Pamięć liniową 2048 KB ($000000...$1FFFFF) dla procesora 65C816 - jest ona dostępna niezależnie od pamięci bankowanej.
- Pamięć FLASH, zawierającą 4 systemy operacyjne, w tym 3 dostepne do zaprogramowania przez użytkownika, przełączane dwoma starszymi bitami rejestru konfiguracyjnego.
- Układ sterowania pamięci DRAM zastępujący układ FREDDIE i zapewniający odświeżanie bez ograniczenia liczbą cykli generowanych przez ANTIC.
- Przełącznik forsujący niski stan na wszystkich wyjściach rejestru konfiguracyjnego, co pozwala na przywrócenie systemu po błędnym programowaniu pamięci FLASH.
Konstrukcja umożliwia użycie do przełączania banków także bitu PB0, dając dostęp do maksymalnie 128 banków, ale ostatecznie nie zostało to wykorzystane ze względu na stwierdzone niezgodności z istniejącym oprogramowaniem.
Nazwa została zaproponowana przez KMK, zarazem właściciela jedynego (póki co) egzemplarza komputera z tym rozszerzeniem.
Odnośniki zewnętrzne
- Dyskusja na forum Atari Area
