65C816
From Atariki
| Wersja z dnia 23:52, 31 gru 2005 KMK (Dyskusja | wkład) ← Previous diff |
Wersja z dnia 16:40, 2 sty 2006 KMK (Dyskusja | wkład) Next diff → |
||
| Linia 28: | Linia 28: | ||
| Zobacz też: | Zobacz też: | ||
| + | * [http://www.westerndesigncenter.com/wdc/datasheets/w65c816s.pdf 65C816 Microprocessor Data Sheet] | ||
| + | * [http://westerndesigncenter.com/wdc/datasheets/Programmanual.pdf 65C02/65C816 Programming Manual] | ||
| * [[Przerwania]] | * [[Przerwania]] | ||
| * [[65C832]] | * [[65C832]] | ||
| [[Kategoria:Atari 8-bit]] | [[Kategoria:Atari 8-bit]] | ||
Wersja z dnia 16:40, 2 sty 2006
65C816 to 16-bitowy następca układu MOS 6502, można nim zastąpić zastosowany w Atari procesor 6502C. 65C816 zaprojektowany został przez Williama D. Menscha jako wersja rozwojowa i następca procesora 65C02. Produkowany jest przez Western Design Center.
Architektura:
- ośmiobitowa szyna danych
- 24-bitowa szyna adresowa
- 92 rozkazy
- 22 tryby adresowania
- jeden 16-bitowy rejestr ogólnego przeznaczenia (akumulator)
- dwa szesnastobitowe rejestry indeksowe (X i Y)
- szesnastobitowy wskaźnik strony zerowej
- szesnastobitowy wskaźnik stosu
- dziewięć bitów statusu
- dwa ośmiobitowe rejestry adresowe banku programu i danych
- szesnastobitowy licznik programu (razem z rejestrem banku programu stanowi 24-bitowy adres)
Jeśli jesteś szczęśliwym posiadaczem procesora 65C816, możesz go w prosty sposób podłączyć do naszej ukochanej Atarki zastępując procek 6502C. Jest to jednak najprostsze rozwiązanie umożliwiające tylko korzystanie z większej liczby rozkazów. Rozwiązanie to nie pozwala na dołączenie większej ilości pamięci liniowej (jak wiadomo 65C816 może zaadresować do 16MB pamięci). Szczegóły montażu w stołówce Simple 65C816 Processor Adapter. Na takiej samej zasadzie dzialało rozszerzenie Sweet16.
Bardziej zaawansowane rozszerzenie to Warp4, autorstwa Pasia/SSG - schematy i opis montażu już w stołówce.
Pasiu pracuje również nad kolejnym typem rozszerzenia, 65C816 pracujący razem z 6502c. Rozszerzenie zainspirowane projektem Hyperspeed XL/XE, z danych ujawnionych do tej pory wynika iż będzie ono zapewniało 64K taktowanej 14MHz pamięci cache umożliwiającej szybki odczyt także obszaru poniżej 0x010000.
Poniżej screenshot z SysInfo pokazujący parametry prototypowej instalacji:
Zobacz też:
