Rejestry POKEY-a

Rejestr częstotliwości generatora dźwięku nr 1. Jest to w istocie dzielnik częstotliwości zdefiniowanej w rejestrze AUDCTL $D208. Wartość częstotliwości wyjściowej uzyskujemy ze wzorów:

• dla zegara wejściowego o częstotliwości głównej (1,773447 MHz w systemie PAL): F = CLOCK/(2*(N+M)), gdzie N to wartość rejestru AUDF, a M to wartość modyfikująca zależna od rozmiaru rejestru generatora. Dla pojedynczego generatora ośmiobitowego M = 4, natomiast dla generatorów połączonych w parę M = 7.
• dla zegara wejściowego o częstotliwości 1/28 lub 1/114 częstotliwości głównej: F = CLOCK/(2*(N+1)).

Oprócz tego rejestry AUDF (za wyjątkiem AUDF3) mogą pełnić funkcję liczników generujących cyklicznie przerwania IRQ. Wartość wstawiana do licznika to ilość "cyknięć" wybranego zegara, jakie mają upłynąć zanim wygenerowane zostanie przerwanie.

Rezystancja wiosełka nr 0.

Pomiar rezystancji możliwy jest w jednym z dwóch trybów:

• zwykłym: pomiar rezystancji trwa do 229 linii skaningowych (jest to ok. 15 ms)
• szybkim: pomiar rezystancji trwa do 229 cykli maszynowych, czyli do ok. 2 linii skaningowych

Tryb wybieramy w rejestrze SKCTL: ustawienie bitu 2 na 0 wybiera tryb zwykły, a ustawienie tegoż bitu na 1 - tryb szybki. Wybór trybu następuje dla wszystkich ośmiu rejestrów POTx.

Uruchomienie konwersji następuje przez zapis rejestru POTGO. Zakończenie konwersji sygnalizowane jest stanami odpowiednich bitów rejestru ALLPOT, ale jego użycie nie jest w zasadzie konieczne - wystarczy odczekać 229 cykli zegara 1,77 MHz lub 229 linii skaningowych (zależnie od wybranego trybu pomiaru). Można założyć, że po upływie tego czasu rejestry POT0-7 będą zawierać sensowne wyniki. Dokonanie ponownego pomiaru wymaga ponownego zapisu POTGO.

Tryb zwykły jest normalnie wykorzystywany przez system operacyjny: odczyt rejestrów POT0-7, przepisanie ich stanów do cieni PADDL0-7 ($0270-$0277) i ponowne uruchomienie konwersji następuje w II fazie procedury SYSVBL.

Dokumentacja Atari twierdzi, że w rejestrach POT0-7 trzeba oczekiwać wartości z zakresu od 0 do 228 ($00-$E4). Tak faktycznie jest w trybie zwykłym. Ale w trybie szybkim, kiedy do gniazd wiosełek nic nie zostało podłączone, pomiar oporności da wynik 229 ($E5). W tym trybie można też oczekiwać, że wartości pojawiające się w rejestrach będą liczbami parzystymi - jedynym wyjątkiem jest tu wspomniana wartość $E5.

Pomiar odbywa się na zasadzie ustalenia czasu ładowania wewnętrznej pojemności układu prądem płynącym przez rezystancję wiosełka (im wyższa rezystancja, tym dłuższy czas ładowania - brak wiosełka podłączonego do portu jest równoważny nieskończonej rezystancji). Rejestr POTx pełni rolę licznika taktów zegara 1,77 MHz w trybie szybkim lub tegoż zegara podzielonego przez 114 w trybie zwykłym (co odpowiada długości linii skaningowej). Wartości odczytywane z rejestru POTx w trakcie trwania pomiaru są kolejnymi wskazaniami licznika (zliczanie odbywa się od wartości 0 do 228). Po zakończeniu ładowania układu lub po odliczeniu 229 taktów licznik jest zatrzymywany i jego wartość nie zmienia się aż do chwili ponownego uruchomienia pomiaru przez zapis do rejestru POTGO.

Odczyt rejestrów na pewno da sensowne wartości po zakończeniu konwersji (czyli po upływie jej maksymalnego czasu lub po zasygnalizowaniu zakończenia konwersji w rejestrze ALLPOT). Natomiast odczytywanie rejestrów POT0-7 podczas trwania pomiaru oporności nie musi, niestety, dać oczekiwanego wyniku, tj. monotonicznie rosnącego ciągu liczb, zwłaszcza w trybie szybkim.

Rejestr kontroli generatora dźwięku nr 1. Trzy najstarsze bity sterują zniekształceniami dźwięku (szumem) przez wybór rejestru przesuwającego według następującego schematu:

Cztery najmłodsze bity definiują głośność dźwięku wytwarzanego przez generator, w zakresie od $00 (cisza) do $0F (maksymalna głośność).

Bit 4 jest normalnie skasowany. Ustawienie go powoduje wyłączenie generatora dźwięku, wartości ustawiane w odpowiednim rejestrze AUDF oraz wartości bitów 7-5 rejestru AUDC przestają mieć znaczenie. W tym trybie bity głośności sterują bezpośrednio napięciem podawanym z tego kanału dźwiękowego na wyjście audio, innymi słowy bezpośrednio sterują położeniem membrany głośnika. Pozwala to na odtwarzanie 4-bitowych sampli.

Jako że cztery generatory dźwięku są niezależne, a ich wyjścia połączone są razem, ustawiwszy bit 4 we wszystkich generatorach i odpowiednio manipulując wartościami bitów głośności można uzyskać teoretycznie do 61 położeń membrany głośnika, co odpowiada niemal 6-bitowej rozdzielczości samplowania. Podobnie przy użyciu trzech generatorów uzyskuje się 46 poziomów głośności, a przy użyciu dwóch - 31.

Rejestr częstotliwości generatora dźwięku nr 2. Może być połączony w parę (generator szesnastobitowy) z rejestrem AUDF1.

Rejestr kontroli generatora dźwięku nr 2. Ma dla generatora nr 2 takie samo znaczenie, jak rejestr AUDC1 $D201 dla generatora nr 1. Gdy generatory 1 i 2 połączone są w parę, rejestr AUDC2 odpowiada za regulację zniekształceń i głośności w obydwu, a rejestr AUDC1 jest wolny i może zostać użyty np. jako niezależny kanał sampli.

Rejestr częstotliwości generatora dźwięku nr 3. W odróżnieniu od pozostałych AUDF3 nie może być używany jako licznik generujący przerwania IRQ.

Rejestr kontroli generatora dźwięku nr 3. Ma dla generatora nr 3 takie samo znaczenie, jak rejestr AUDC1 $D201 dla generatora nr 1.

Rejestr częstotliwości generatora dźwięku nr 4. Może być połączony w parę (generator szesnastobitowy) z rejestrem AUDF3. Para generatorów 3 i 4 używana jest przez system operacyjny do zdefiniowania szybkości transmisji szeregowej SIO. Tabela niektórych wartości dla połączonych liczników 3/4 i odpowiadającej tym wartościom szybkości transmisji jest tutaj.

Rejestr kontroli generatora dźwięku nr 4. Ma dla generatora nr 4 takie samo znaczenie, jak rejestr AUDC1 $d201 dla generatora nr 1. Gdy generatory 3 i 4 połączone są w parę, rejestr AUDC4 odpowiada za regulację zniekształceń i głośności w obydwu, a rejestr AUDC3 jest wolny i może zostać użyty np. jako niezależny kanał sampli.

Rejestr kontroli dźwięku (Audio Control register). Znaczenie bitów:

• bit 7 - kontrola rejestru przesuwającego (0 = 17 bitów, 1 = 9 bitów)
• bit 6 - zegar bazowy dla generatora 1 (0 - wg bitu 0, 1 = częstotliwość główna)
• bit 5 - zegar bazowy dla generatora 3 (0 - wg bitu 0, 1 = częstotliwość główna)
• bit 4 - łączenie generatorów 1 i 2 w parę (1 = połączone)
• bit 3 - łączenie generatorów 3 i 4 w parę (1 = połączone)
• bit 2 - filtr górnoprzepustowy w generatorze 1 sterowany przez generator 3 (1 = włączony)
• bit 1 - filtr górnoprzepustowy w generatorze 2 sterowany przez generator 4 (1 = włączony)
• bit 0 - wybór częstotliwości bazowej dla wszystkich generatorów (0 - 1/28 cz. głównej, 1 - 1/114 cz. głównej)

Główna częstotliwość 1,773447 MHz obowiązuje w wersji PAL, w wersji zaś NTSC to jest 1,7897725 MHz. Odpowiednio 1/114 częstotliwości głównej to tzw. "15 kHz", czyli 15556,55 Hz w wersji PAL oraz 15699,76 Hz w wersji NTSC, a 1/28 częstotliwości głównej to tzw. "64 kHz", czyli 63337,39 Hz w wersji PAL oraz 63920,4 Hz w wersji NTSC.

Rejestr stanu konwersji analogowo-cyfrowej dla ośmiu wiosełek (czyli rejestrów POT0-7). Znaczenie bitów:

• bit 7 - POT7
• bit 6 - POT6
• bit 5 - POT5
• bit 4 - POT4
• bit 3 - POT3
• bit 2 - POT2
• bit 1 - POT1
• bit 0 - POT0

Jeśli bit jest skasowany, to znaczy, że odpowiedni rejestr POT zawiera właściwy wynik pomiaru.

Dokumentacja Atari zaleca odczekanie 4 cykli pomiędzy zapisem POTGO a pierwszym odczytem ALLPOT w trybie szybkiej konwersji A/C.

Zapis tego rejestru powoduje umieszczenie wartości rejestrów AUDF1-4 w odpowiednich licznikach oraz zapoczątkowanie zliczania.

Dodatkowo zeruje przerzutniki odpowiedzialne za generowanie dźwięku. Fale generowane przez kanały 1 i 2 startują od poziomu wysokiego, natomiast 3 i 4 od niskiego. Powoduje to, że fale o tej samej częstotliwości i głośności ustawione np. w generatorach 1 i 3 po zapisie STIMER wygaszą się na wyjściu audio (dokładnie na wyjściu audio będzie utrzymywany poziom głośności ustawiony w AUDC1/3).

Sześć młodszych bitów tego rejestru to kod klawiaturowy ostatnio wciśniętego klawisza. Znaczenie dwóch pozostałych bitów jest następujące:

• bit 7 = 1, klawisz naciśnięto razem z CONTROL
• bit 6 = 1, klawisz naciśnięto razem z SHIFT

Zawartość tego rejestru zmieniają tylko te klawisze, których naciśnięcie powoduje wygenerowanie przerwania IRQ klawiatury. Przerwania tego nie generują następujące klawisze: START, SELECT, OPTION, RESET, BREAK, SHIFT oraz CONTROL (generuje je natomiast klawisz HELP oraz klawisze funkcyjne F1-F4).

Klawisze BREAK i RESET wywołują oddzielne przerwania: BREAK przerwanie IRQ, RESET przerwanie NMI w serii 400/800, albo RESET w serii XL/XE. Klawisz SHIFT nie wywołuje przerwania klawiatury, ale jego stan można odczytać w SKSTAT ($D20F). Wciśnięcie klawisza CONTROL daje się wykryć tylko wtedy, kiedy jest wciśnięty razem z jakimś innym klawiszem, którego kod klawiaturowy da się odczytać w tym rejestrze.

Klawisze konsoli patrz CONSOL ($D01F).

Zapis tego rejestru powoduje zresetowanie bitów 5-7 rejestru SKSTAT ($D20F).

Liczba pseudolosowa z zakresu od 0 do 255.

Rejestr zawiera 8 najstarszych bitów 9- lub 17-bitowego rejestru LFSR o wielomianie odpowiednio 1+x⁴+x⁹ lub 1+x¹²+x¹⁷ zależnie od stanu bitu 7 AUDCTL. Zawartość rejestru przesuwana jest w prawo co cykl zegara 1,77 MHz. Przy odczytywaniu serii wartości pseudolosowych dobrze jest więc zadbać, żeby pomiędzy kolejnymi odczytami upłynęło co najmniej 8 cykli pracy zegara 1,77 MHz; w przeciwnym wypadku kolejno odczytane wartości mogą okazać się między sobą zauważalnie skorelowane. Ten efekt da się zauważyć zwłaszcza na akceleratorach.

Podczas resetowania układu (za pomocą bitów 0 i 1 SKCTL) do rejestru LFSR wsuwane są jedynki.

Zapis tego rejestru powoduje wyzerowanie rejestrów położenia potencjometrów (POT0-7) i rozpoczęcie pomiaru oporności od nowa. Zerowanie rejestrów POT0-7 trwa 2 cykle zegara 1,77 MHz.

Dokumentacja Atari zaleca odczytanie wszystkich rejestrów POT0-7 przed zapisem do POTGO (prawdopodobnie dlatego, że wartość pomiaru nie jest buforowana i w chwili rozpoczęcia pomiaru jest bezpowrotnie tracona).

Rejestr nieużywany przez POKEY.

SIO FIFO wykorzystuje ten rejestr do konfiguracji (tylko zapis):

• bit 7 - 0: zresetowanie FIFO, 1: konfiguracja,
• bit 6 - 0: w połączeniu z ustawionym bitem 7 określa graniczną wartość (bity 0-5) w AUDF3 dla której FIFO jest "przezroczyste", 1: wartość graniczna (bity 0-5) jest ustawiana jako domyślna,
• bity 0-5 - wartość graniczna

Rejestr wyjściowy dla transmisji szeregowej. Wpisanie tu bajtu powoduje wyemitowanie go na złącze szeregowe.

Rejestr wejściowy dla transmisji szeregowej. Wystąpienie przerwania odczytu z łącza szeregowego sygnalizuje, że w SERIN znajduje się bajt do odebrania.

Rejestr zezwoleń na wygenerowanie przerwań IRQ. Ma cień POKMSK/IRQENS pod adresem $0010. Przypisanie bitów jest w obydwu identyczne (0 - przerwanie zabronione):

• bit 7 - przerwanie klawisza BREAK
• bit 6 - przerwanie klawiatury
• bit 5 - odczyt z łącza szeregowego
• bit 4 - zapis na łącze szeregowe
• bit 3 - koniec transmisji szeregowej
• bit 2 - licznik nr 4
• bit 1 - licznik nr 2
• bit 0 - licznik nr 1

Jeśli używane są procedury systemu operacyjnego, przy blokowaniu przerwań należy korzystać z rejestru-cienia. Np. zablokowanie klawisza BREAK uzyskuje się przez:

    lda irqens
    and #$7f
    sta irqens
    sta irqen

Rejestr statusu przerwań IRQ. Cień BRKKEY/IRQSTAT pod adresem $0011. Przypisanie bitów (0 - przerwanie wystąpiło):

• bit 7 - przerwanie klawisza BREAK
• bit 6 - przerwanie klawiatury
• bit 5 - odczyt z łącza szeregowego
• bit 4 - zapis na łącze szeregowe
• bit 3 - koniec transmisji szeregowej
• bit 2 - licznik nr 4
• bit 1 - licznik nr 2
• bit 0 - licznik nr 1

POKEY generuje przerwanie przez uaktywnienie linii IRQ procesora. Sygnał ten pozostaje aktywny aż do momentu zasygnalizowania układowi POKEY, że przerwanie zostało obsłużone. Potwierdzenie przyjęcia przerwania - i tym samym "zdjęcie" sygnału IRQ z nóżki procesora - uzyskuje się przez skasowanie bitu odpowiadającego temu przerwaniu w rejestrze IRQEN, a następnie ustawieniu tego bitu z powrotem na jeden. Sekwencja rozkazów, która to robi, wygląda np. tak (przykład dla przerwania zegarowego licznika AUDF1):

   lda irqens
   and #$fe
   sta irqen
   lda irqens
   sta irqen

W większości wypadków nie ma potrzeby stosowania tego we własnych procedurach obsługi przerwań IRQ, gdyż odnośną sekwencję rozkazów wykonuje główna procedura IRQ znajdująca się w pamięci ROM systemu operacyjnego.

Rejestr kontroli transmisji szeregowej i klawiatury (Serial and Keyboard Control register). Znaczenie bitów:

• bit 7 - gdy ustawiony, wymusza nadawanie sygnału SPACE (logiczne 0) na linię DATA OUT gniazda SIO
• bity 6-4 - źródło sygnału zegarowego dla transmisji szeregowej (bit 6 od lewej):
  • 000 - zewnętrzne, wg linii CLOCK IN gniazda SIO
  • 001 - odczyt wg AUDF4 $D206, zapis wg CLOCK IN (default przy odczycie)
  • 010 - odczyt i zapis wg AUDF4 (default przy zapisie)
  • 011 - kombinacja zabroniona
  • 100 - odczyt wg CLOCK IN, zapis wg AUDF4
  • 101 - kombinacja zabroniona
  • 110 - odczyt wg AUDF4, zapis wg AUDF2 $D202 (niedostępne w trybie dwutonowym)
  • 111 - jak wyżej, CLOCK IN i CLOCK OUT nieaktywne (niedostępne w trybie dwutonowym)
• bit 3 - transmisja dwutonowa (1 = włączona)
• bit 2 - częstotliwość konwersji analogowo-cyfrowej (0 - 20 ms, 1 - 128 us)
• bit 1 - wł./wył. skanowania (czyli odczyt) klawiatury (1 - włączone)
• bit 0 - wł./wył. funkcji niwelowania drgań styków klawiatury (ang. debounce) (1 - włączone). ustawienie wartości 0 tu i w bicie 1 (np. wpisanie $00 do SKCTL) resetuje POKEY

W trybie dwutonowym częstotliwość ustawiona w AUDF1 $D200 pełni funkcję logicznej jedynki, natomiast ta z AUDF2 - logicznego zera. AUDF2 musi być ustawiony na niższy ton niż AUDF1. System operacyjny wybiera tu częstotliwości 5278 Hz i 3958,56 Hz (w systemie PAL; odpowiednio są to wartości 5 i 7 dla rejestrów AUDF1 i 2). Transmisja dwutonowa jest używana podczas zapisu na magnetofon, poza tym jest normalnie wyłączona, a dane transmitowane są jako poziomy logiczne (+4 V = prawda, 0 V = fałsz).

Rejestr statusu transmisji szeregowej i klawiatury (Serial and Keyboard Status register). Znaczenie bitów:

• bit 7 - framing error - odebrano 0 zamiast 1 jako bit stopu (0 - wystąpił)
• bit 6 - przepełnienie bufora wejściowego klawiatury - w momencie zgłoszenia przerwania nie obsłużono jeszcze poprzedniego (0 - wystąpiło)
• bit 5 - serial overrun - w momencie zgłoszenia przerwania odczytu szeregowego nie obsłużono jeszcze poprzedniego (0 - wystąpił)
• bit 4 - kopia wejścia szeregowego
• bit 3 - klawisz SHIFT (0 - wciśnięty)
• bit 2 - dowolny klawisz oprócz SHIFT, CONTROL, BREAK, START, SELECT, OPTION, RESET (0 - wciśnięty)
• bit 1 - odczyt danych (0 - w toku)
• bit 0 - nieużywany, zawsze 1.